TSMC, 3나노 양산 차질…삼성전자엔 '기회'

▲삼성전자 반도체 공장

[에너지경제신문 이진솔 기자] 파운드리(반도체 수탁생산) 선두를 달리는 TSMC가 차기 공정인 3나노미터(㎚) 제품 양산에 차질을 빚고 있다. 선단 공정으로 돌입할수록 높아지는 생산 난도에 발목이 잡힌 것이다. 3나노부터 첨단 기술을 도입해 1위 탈환을 노리는 삼성전자에 경쟁사 부진이 기회로 작용할 것이란 전망이 나온다.

1일 업계에 따르면 대만 현지 디지타임스는 최근 TSMC가 3나노 공정 반도체 초기 공정 수율 확보에 어려움을 겪고 있다고 보도했다. TSMC는 올해 하반기 중 3나노 반도체 양산을 목표로 하고 있다. 하지만 수율이 기대만큼 올라오지 못하면 계획에 제동 걸릴 가능성이 제기되는 상황이다.

디지타임스는 공정 문제로 TSMC에서 반도체를 공급받는 완제품 고객사 일부는 제품 로드맵을 수정하는 상황까지 벌어지고 있다고 밝혔다. 이에 따라 고객사는 3나노 반도체 대신 기존 5나노 공정을 적용한 제품을 탑재하기로 계획을 변경한 것으로 알려졌다.

미국 AMD는 올해 출시할 노트북용 ‘라이젠 6000’ 시리즈에 3나노 공정을 적용할 예정이었으나 TSMC가 생산 차질을 겪으며 6나노 공정을 활용하는 방안으로 방향을 바꿨다고 디지타임스는 전했다.

파운드리 업계는 기술 경쟁이 공정 난도가 상승하는 3나노로 접어들면서 시장 판도가 변화할 가능성에 주목하고 있다. 기존 5나노 이상 공정과 비교해 수율 문제로 생산량이 크게 줄어들고 가격도 상승하면서 파운드리 업체가 고객사를 가려 받는 경향이 심화할 것이란 분석이다. 업계 관계자는 "최신 공정 기술력에 기반한 신뢰도가 파운드리 업체의 고객사 확보 역량을 결정짓는 중요한 요인으로 두드러질 것"이라고 말했다.

이런 상황은 삼성전자에는 호재가 될 것이란 전망도 나온다. 삼성전자는 TSMC보다 몇 달 앞선 올해 상반기 중 3나노 제품 양산에 돌입할 계획이다. 여기에 TSMC는 도입을 미룬 게이트 올 어라운드(GAA) 트랜지스터 기술을 3나노 공정에 적용할 예정이다. GAA 기술을 적용하면 기존 5나노 대비 성능이 30% 향상되고 전력 소모는 50%, 면적은 35% 줄어드는 효과가 있다. 선단 공정 기술 영역에서 경쟁사를 앞서나가며 추후 고객사 유치가 탄력받을 것으로 기대되는 상황이다.

디지타임스는 삼성전자 GAA와 비교해 여전히 핀펫(FinFET) 구조를 사용하는 TSMC가 반도체 성능과 생산량 면에서 뒤처질 수 있다는 우려를 나타냈다. 생산량 감소에 따른 가격 상승으로 TSMC가 올해에는 기존 4나노에 매출을 기대해야 할 것이란 분석도 내놨다. 핀펫 기술은 GAA와 비교해 4나노 이하 선단 공정에서 동적 전압을 줄이기 힘들다는 한계가 지적된다. TSMC는 2나노부터 GAA 기술을 처음 적용할 예정이다.

관건은 수율이다. 삼성전자는 최근 4나노 공정을 통해 애플리케이션프로세서(AP) ‘엑시노스 2200’을 생산하는 과정에서 수율 확보에 어려움을 겪었다. 따라서 한국과 인도 등에 출시된 ‘갤럭시 S22’ 시리즈에는 퀄컴 ‘스냅드래곤8 1세대’가 탑재된다. 하지만 같은 공정으로 생산하는 스냅드래곤8 1세대 역시 낮은 수율 문제로 물량 수급에 차질을 빚은 것으로 알려졌다.

반면 TSMC 4나노 공정으로 생산한 대만 미디어텍 ‘디멘시티 9000’은 성공적으로 양산을 시작해 중국 스마트폰 업체를 중심으로 공급되고 있다.

반도체 업계 관계자는 "삼성전자가 최근 4나노 경쟁에서는 TSMC에 뒤처지는 모습을 보여주긴 했지만 3나노 기술력에서 TSMC와 기술 격차를 따라잡을 여지가 남아 있다"며 "3나노 공정에서 기대만큼 수율이 확보된다면 장기적으로 퀄컴과 인텔 등 우량 고객사 확보에 유리한 고지를 점하게 될 것"이라고 말했다.

jinsol@ekn.kr